IMAGE INFORMATION PROCESSOR

Publication number: JP9062465

Publication date:

1997-03-07

Inventor:

IWASAKI YUKIO

Applicant:

KYOCERA CORP

Classification:

- international:

B41J5/30; G06F3/12; H04N1/00; B41J5/30; G06F3/12;

H04N1/00; (IPC1-7): G06F3/12; B41J5/30; H04N1/00


- European:

Application number: JP19950218452 19950828 Priority number(s): JP19950218452 19950828

Report a data error here

Abstract of JP9062465

PROBLEM TO BE SOLVED: To perform a print process in parallel and to prevent the print speed from decreasing even when complicated image information is printed by providing an image information division part, an image information process part, and a 1st storage part. SOLUTION: This image information processor consists of a control part 1, an image information division part 5, image process parts 21 -2n virtual VRAMs 61 -6n, VRAMs 3, and an output part 4, and only necessary numbers of image information process parts and virtual VRAMs are provided. Then the image information division part 5 divides image information inputted from a host computer A into a plurality of blocks and stores the respective blocks in the virtual VRAMs 61 -6n independently and can output them to a VRAM 3. Consequently, while one virtual VRAM (e.g. 61) outputs image information to the VRAM 3, remaining blocks and image information inputted successively from the host computer can be stored in other virtual VRAMs (e.g. 62 -6n).



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-62465

(43)公開日 平成9年(1997)3月7日


(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			ŧ	支術表示	箇所
G06F	3/12			G06F	3/12	נ	В		
					D				
B41J	5/30			B41J	5/30	Z			
H 0 4 N	1/00	107		H 0 4 N	1/00	107A			
				審查請求	未請求	請求項の数1	OL	(全 5	頁)
(21)出願番号		特顯平7-218452		(71)出願人					
					京セラ				
(22)出顧日		平成7年(1995) 8月28日				京都市山科区東盟	野北井ノ	上町54	番地
				(20)	Ø22				
				(72)発明者					
						東京都世田谷区玉川台2丁目14番9号 京			
				1	セフ株式	式会社東京用賀哥	学 所内	3	
			,	<u> </u>					

(54) 【発明の名称】 画像情報処理装置

(57)【要約】

【課題】複雑な画像情報でも印字速度の低下を防止できる画像情報処理装置とする。

【解決手段】制御部1と、画像情報分割部5と、画像情報処理部21~2n と、仮VRAM61~6n と、VRAM3と、出力部4とよりなり、画像情報を画像情報分割部5でプロック毎に分割して複数個の画像情報処理部21~2n が独立して処理する。



10

【特許請求の範囲】

【請求項1】ホストコンピュータ等の外部から入力され る画像情報を印字処理する画像情報処理装置において、 装置全体を制御する制御部と、入力された画像情報をブ ロックまたはコマンド単位に分割する画像情報分割部 と、分割された画像情報を処理する複数の画像情報処理 部と、該画像情報処理部に接続される複数の第1記憶部 と、該複数の第1記憶部の全てに接続される第2記憶部 と、印字処理する出力部とより構成し、前記複数の画像 情報処理部と第1記憶部を用いて前記画像情報分割部で 分割されたプロックまたはコマンド単位の画像情報を独 立させて処理を行うようにしたことを特徴とする画像情 報処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、入力される画像情 報を印字処理する画像情報処理装置に関する。

[0002]

【従来の技術】図4は、従来の画像情報処理装置を示す 構成図であり、外部装置となるホストコンピュータA、 装置全体を制御する制御部21、ホストコンピュータA から入力される画像情報を処理する画像情報処理部2 2、画像情報を格納するVRAM(ビデオRAM) 2 3、VRAM23内の画像情報を印字処理する出力部2 4よりなる。

【0003】例えば、レーザビームプリンタでは、ホス トコンピュータAから入力される画像情報、すなわち文 字コード・印字制御データ等を、一旦VRAM23に格 納し、出力部24は、このVRAM23に格納された画 像情報を逐次読み出し、文字コードに応じたドットデー 30 タに変換し、レーザビームをこの変換したドットデータ に応じたオン・オフ信号に変調制御して、感光体ドラム に潜像を形成し、トナー等の現像剤により現像を行い、 搬送される記録紙にトナー画像を転写し、記録紙に転写 されたトナー像を熱定着させて、印字処理が完了する。 [0004]

【発明が解決しようとする課題】ところが、従来の画像 情報処理装置では、出力部24で絵などの画像情報処理 に時間がかかる複雑な画像情報を印字している時に、続 けてホストコンピュータAから入力されている画像情報 を処理することができず、印字処理速度が遅くなってし まうという問題があった。

[0005]

【課題を解決するための手段】本発明は、上記問題に鑑 みてなされたものであり、ホストコンピュータ等の外部 から入力される画像情報を印字処理する画像情報処理装 置において、装置全体を制御する制御部と、入力された 画像情報をブロックまたはコマンド単位に分割する画像 情報分割部と、分割された画像情報を処理する複数の画 像情報処理部と、画像情報処理部に接続される複数の第 50 2)。次に、i=1とし(step3)、制御部1が画

1 記憶部と、複数の第1記憶部の全てに接続される第2 記憶部と、印字処理する出力部とより構成し、複数の画 像情報処理部と第1記憶部を用いて画像情報分割部で分

割されたブロックまたはコマンド単位の画像情報を独立 させて処理を行うようにした画像情報処理装置としたも のである。

[0006]

【発明の実施の形態】以下本発明の実施例を図面を用い て説明する。図1は、本発明の画像情報処理装置を示す 構成図であり、制御部1と、画像情報分割部5と、画像 情報処理部 21 ~ 2n と、仮VRAM 61 ~ 6n と、V RAM3と、出力部4とよりなる。なお、画像情報処理 部および仮VRAMは、必要な数だけ設ければよい。

【0007】制御部1は、画像情報処理装置全体を制御 し、例えば、出力部4の印字処理状況、画像情報処理部 21 ~ 2n の使用状況、仮VRAM 61 ~ 6n の使用状 況、VRAM3の使用状況、画像情報分割部5の画像情 報処理部21~2nへの出力先状況などを把握して、画 像情報分割部5がいずれの画像情報処理部21~2nへ 画像情報を出力するかを制御する。

【0008】画像情報分割部5は、接続されたホストコ ンピュータAからの画像情報を独立して処理できる複数 のブロックに分割して、制御部1から指定された画像情 報処理部21~2nのいずれかに出力する。

【0009】画像情報処理部21~2nは、入力される 画像情報を処理し、後続の仮VRAM61~6nに出力 する。

【0010】仮VRAM61~6n、およびVRAM3 は、入力された画像情報を格納し、記憶する。VRAM 3は、仮VRAM61~6nから入力される全ての画像 情報を格納する。

【0011】出力部4は、VRAM3から画像情報を受 け取り、印字処理を行う。

【0012】本発明は、画像情報分割部5でホストコン ピュータAから入力される画像情報を複数のブロック毎 に分割し、各ブロックを独立させて仮VRAM61~6 n に格納し、適宜VRAM3に出力することができるの で、1つの仮VRAM(例えば61)がVRAM3に画 像情報を出力している間に他の仮VRAM(例えば62 ~ 6 n) に残りのプロックやホストコンピュータ A から 続けて入力されてくる画像情報を格納する動作を行え る。したがって、印字処理を並列して行うことができ、 複雑な画像情報を印字する場合でも印字速度の低下を防 止することができる。

【0013】図2は、図1の画像情報処理装置の動作例 を示すフローチャートである。まず、ホストコンピュー タAからの画像情報が入力されたか否かを判断し(st e p 1)、入力されれば、その画像情報を画像情報分割 部5が独立した複数のブロックに分割する(step

-2-

10

3

【0014】これらの動作が全て終了した後、あるいは動作中に、制御部1が各部の使用状況を把握して、仮V RAM61~6n に格納された画像情報を仮VRAM61 から順にVRAM3に出力し、出力部4で印字処理を開始する。

[0015]

【実施例】上記図1、図2の他の実施例として、以下のことが考えられる。

【0016】 (1) 上記動作でi を1 から始めた (図2 の s t e p 3)が、i をランダムに決定し、仮VRAM 61 \sim 6n の格納順序を制御部1 が把握し、画像情報が格納された順にVRAM3に出力するようにしてもよい。

【0017】このようにすると、記憶容量の異なる仮V RAM $61\sim6$ n を使用し、画像情報分割部5が独立したプロックに適当な記憶容量の仮V RAM $61\sim6$ n を 選択することができる。

【0018】 (2) ホストコンピュータAに複数台の端 30 末機が接続されている場合に、各端末機と各仮VRAM 61 ~6n を1対1に対応させ、画像情報分割部5は、各端末機に対応する仮VRAM 61 ~6n に画像情報を出力するようにしてもよい。

【0019】(3)画像情報分割部5が分割するブロック単位を印字する頁単位毎としてもよい。このようにすると、各頁単位毎に並列処理ができるようになる。

【0020】(4) 画像情報分割部5が分割するブロック単位を1コマンド毎としてもよい。図3は、本実施例の画像情報処理装置を示す構成図であり、制御部11と、コマンド解釈部15と、コンマンド実行部121~12nと、仮VRAM161~16nと、VRAM13と、出力部14とよりなる。

【0021】コマンド解釈部15は、接続されたホスト

コンピュータAからの画像情報を1コマンド毎に分割して、制御部1で指定されたコマンド実行部 $12_1 \sim 12_n$ のいずれかに出力する。

【0022】コマンド実行部121 \sim 1 2n は、入力されるコマンドを実行して、後続の仮VRAM161 \sim 1 6n に出力する。

【0023】このような構成とすると、コマンド解釈部 15でホストコンピュータAから入力される画像情報を 複数のコマンド単位毎に分割し、各コマンド単位で独立 させて仮VRAM161~16n に格納し、適宜VRA M13に出力することができるので、1つの仮VRAM (例えば161)がVRAM13に画像情報を出力している間に他の仮VRAM (例えば162~16n)に残りのコマンド単位毎に分割された画像情報を格納する動作を行える。したがって、印字処理を並列して行うことができ、複雑な画像情報を印字する場合でも印字速度の低下を防止することができる。

[0024]

【発明の効果】以上説明したように、本発明の画像情報処理装置によれば、入力された画像情報をブロック毎またはコマンド単位毎に分割する画像情報分割部と、分割された画像情報を個々に処理する複数個の画像情報処理部および第1記憶部(仮VRAM)とを設けたために、印字処理を並列して行うことができ、複雑な画像情報を印字する場合でも印字速度の低下を防止することができる。

【図面の簡単な説明】

【図1】本発明の画像情報処理装置を示す構成図である。

30 【図2】本発明の動作を説明するフローチャートである。

【図3】本発明の他の実施例の画像情報処理装置を示す構成図である。

【図4】従来の画像情報処理装置を示す構成図である。 【符号の説明】

1、11、21:制御部

21 ~ 2n 、 22、: 画像情報処理部

3, 13, 23: VRAM

4、14、24:出力部

10 5、25:画像情報分割部


61~6n、161~16n:仮VRAM

121~12n:コンマンド実行部


15:コマンド解釈部 A:ホストコンピュータ

-3-


【図1】



【図2】







【図4】

